MAX3782UTK+TD ADI DUAL 1.25Gbps Ενσωματωμένα κυκλώματα δέκτη
MAX3782UTK+TD
,MAX3782UTK+TD Διακοινοποιητής δέκτη
,Ενοποιημένα κυκλώματα μεταβιβαστή
MAX3782UTK+TD ADI DUAL 1.25Gbps Ενσωματωμένα κυκλώματα δέκτη
| Ανάλογες συσκευές Inc. | |
| Κατηγορία προϊόντος: | ΑΕΠ |
| Ετικέτα: | Ανάλογες συσκευές / Μαξίμ Ενσωματωμένες |
| Σειρά: | MAX3782 |
Περιγραφή
Το MAX3782 είναι ένας διπλός δέκτης μεταφοράς δεδομένων 1.25Gbps και ανάκτησης ρολογιού.
Δεδομένα LVDS και ρολόι σε σειριακή διεπαφή 1,25Gbps συμβατή με 1000Base-SX/LX (IEEE 802.3z-2000)
Τα συστήματα που χρησιμοποιούνται για την κατασκευή των ενδιάμεσων προτύπων, GBIC, και μικροδιαμορφωτικού παράγοντα (SFP)
ο διαφορικός πομπός και ο δέκτης είναι συμβατοί με το PECL χρησιμοποιώντας μια διεπαφή CML με σύνδεση AC με το chip
Η διαδρομή μετάδοσης μετατρέπει το LVDS
Το τμήμα του πομπού περιέχει:
Τα LVDS buffers, το FIFO, ο πολλαπλασιαστής ρολογιού και τα buffers εξόδου CML.
Δικτυακό δίκτυο διαβίβασης δεδομένων σε σειρά και ρολόι διπλού ρυθμού δεδομένων (DDR) 625 MHz συμβατό με το IEEE Std
1596-1996 DC προδιαγραφές. Τα σειριακά δεδομένα LVDS χρονολογούνται στο FIFO και στις δύο άκρες του 625MHz
Τα δεδομένα χρονολογούνται από το FIFO χρησιμοποιώντας ένα εσωτερικό ρολόι 1,25GHz που προέρχεται από
Η διαδρομή παραλαβής μετατρέπεται σε διαδρομή μεταφοράς, η οποία μετατρέπεται σε διαδρομή μεταφοράς, η οποία μετατρέπεται σε διαδρομή μεταφοράς.
το σήμα CML προς το LVDS και το κλείδωμα στο ρεύμα δεδομένων για την ανάκτηση του συγχρονισμένου ρολογιού πηγών (RCLK).
Το τμήμα λήψης περιέχει ένα CML buffer εισόδου, κύκλωμα ανάκτησης ρολογιού, και LVDS buffers εξόδου.
Ο κύκλος επαναφοράς ρολογιού με κλειδώματα φάσης (PLL) κλειδώνει το εισερχόμενο
Οι άκρες του RCLK βρίσκονται στο κέντρο του
των δεδομένων RDAT.
